Como sabéis, en la actualidad la magnitud que se utiliza para medir los procesos litográficos con los que se fabrican los chips son los nanómetros (aunque realmente se refieren al tamaño de los transistores), y todos los principales fabricantes de chips están luchando por seguir reduciendo este tamaño al mínimo posible pero, ¿qué sucederá una vez que se alcancen 1 nm? ¿Será el final del camino y no podrán seguir mejorando la litografía de los chips?
Comentarios
Pues luego serán los ångström. Misterio resuelto.
#2 el ångström no está dentro de sistema internacional de medidas y se utiliza principalmente para medir longitudes de onda, el siguiente paso sería el picometro.
¿Cuántos campos de fútbol son eso?
#6 Pi
#13 Sí, un pifostio, en concreto.
#6 Pues 0.00000000001 campos exactamente si no me fallan los cálculos. La cienmilmillonesima parte.
Pues a los picometros.
#4 #5 #7 #9
En realidad, nos acercamos al grosor del átomo. Hasta ahora se ha ido reduciendo el tamaño mejorando el proceso de producción, con transistores cada vez más finos, con menos átomos de grosor.
Pero si llegamos al transistor de 1 átomos de grosor, a partir de ahí habrá q cambiar la tecnología totalmente para seguir miniaturizando los procesadores, o encontrar otra forma de aumentar su rendimiento.
Puede que sí o puede que no, pero evidentemente antes o después se llegará al límite físico y empezaremos a ampliar el tamaño...
Será el fin del mundo está claro.
No, antes los haremos de 0,9 nm, 0,8...y así hasta 0,1nm. Aquí tendremos que cambiar la unidad de medida.
#4 puedes seguir usando 0.09nm, no hace falta cambiar nada.
#5 también es verdad, estaba dormido
¿que tendrán que cambiar la magnitud que se utiliza para medir los procesos litográficos?
Mmmm ya que el articulo no dice nada relevante aporto algo...
El limite físico del silicio es 0.543nm que es el lattice parameter del material (es decir, es el tamaño de la celda de silicio mínima):
https://www.princeton.edu/~maelabs/mae324/glos324/silicon.htm#:~:text=Silicon%20has%20the%20diamond%20cubic,lattice%20parameter%20of%200.543%20nm.
En teoría, se podría recudir mas al usar otros materiales o semiconductores que presidan del silicio como base y usen combinaciones de donantes/aceptadores para formar los extractos N/P.
Hay mas investigaciones como el "single atom transistor":
https://en.wikipedia.org/wiki/Single-atom_transistor
https://www.nist.gov/video/fabricating-single-atom-transistors
Puntos al vídeo del NIST que es para nenes de 5 años... ahora, se me ocurren no menos de 10 problemas técnicos para hacer eso sin contar las partes de cambiar los procesos desde cero (el paladio se usa hoy pero en cosas muy especificas)
Por otro lado, a estas distancias, la gente habla de que los efectos cuánticos ya no son despreciables, pero eso en la mayoría de los casos puede ser un tema a favor:
https://en.wikipedia.org/wiki/QFET
Hay muchísimos efectos cuánticos que pueden usarse para hacer cosas si se logra dominar (de forma industrialmente confiable) la fabricación a esa escala
Por cierto, recordar que los nanometros son hoy por hoy un tema mas marquetinero que otra cosa... los transistores en esos procesos por lo general tienen mucho mas tamaño que los nanometros que dice el proceso. Historicamente los nanometros se describian como el tamaño de la puerta MOS del transistor mas chico fabricable en ese proceso... hoy esto se ha perdido y lo usan como "el elemento mas pequeño litografiable en el silicio para este proceso". Eso ultimo, rara vez tiene relacion con el tamaño del transistor o con la densidad ligrada (aunque se correlaciona que un proceso mas chico puede generar mas densidad, pero nada mas)
https://www.pcmag.com/encyclopedia/term/process-technology
https://www.pcmag.com/encyclopedia/term/process-technology
Por ejemplo, en 7nm de intel se meten mas cosas que en 7nm de TSCM:
https://en.wikichip.org/wiki/7_nm_lithography_process
Pero también que que tomarlo con pinzas y tendría que verse (para cada aplicación en especifico) que tamaños se logran ya con el datasheet completo del proceso en mano (cosa que requiere venderle el alma a la foundry por ejemplo... no... en serio, conozco gente que ha firmado NDAs para el nodo de 14nm FinFET de TSCM y lo único que faltaba era el olor a azufre jajajaja)
PD: Se que me estoy olvidando de mas cosas pero con esto es mas que suficiente...
Si el tamaño de un átomo de silicio es de 0,111 nm, ¿como van a fabricar por debajo?
#12 ¡Sujétame el cubata!