Portada
mis comunidades
otras secciones
#20:
#7 MIPS inventó una forma diferente de diseñar procesadores más sencilla. Al ser más sencilla, es más fácil de optimizar y es más eficiente. Un procesador con ese diseño se dice que es RISC, y MIPS es el primer procesador RISC.
Ahora mismo, los procesadores más potentes no son RISC (aunque por dentro tienen muchos conceptos RISC), pero porque el mercado masivo de PCs permite a Intel invertir más en fabricación y en hacer grandes tiradas. Pero Apple ha conseguido sacar un procesador RISC que está a la par de procesadores Intel para escritorio.
El procesador de Apple es ARM (con diseño RISC), que es una empresa que vende la licencia. Asi que ahora, en vez de depender de Intel, dependes de ARM. Todos los móviles llevan ARM, y por ahí ha venido el crecimiento de los RISC.
Hace unos años, una universidad sacó un estándard llamado RISCV que está tomando importancia, porque es libre, y no tienes que pagar licencia a ARM. Por varios motivos (por ejemplo, para no depender de China) el mundo está empezando a fabricar procesadores nuevos, y el estándard RISCV parece ser la alternativa a ARM.
La noticia es que, después de toda esta carambola, el inventor del RISC va a fabricar procesadores con arquitectura RISCV. No es tanta "noticia", porque RISCV viene de RISC-5, que es la 5º revisión de la arquitectura que descubrió MIPS. Los micros MIPS están en routers caseros, y la empresa pues no es que venda mucho, pero en la próxima década es muy posible que alguien meta una buena cantidad de millones para entrar en la nueva carrera.
Ahora mismo, los procesadores más potentes no son RISC (aunque por dentro tienen muchos conceptos RISC), pero porque el mercado masivo de PCs permite a Intel invertir más en fabricación y en hacer grandes tiradas. Pero Apple ha conseguido sacar un procesador RISC que está a la par de procesadores Intel para escritorio.
El procesador de Apple es ARM (con diseño RISC), que es una empresa que vende la licencia. Asi que ahora, en vez de depender de Intel, dependes de ARM. Todos los móviles llevan ARM, y por ahí ha venido el crecimiento de los RISC.
Hace unos años, una universidad sacó un estándard llamado RISCV que está tomando importancia, porque es libre, y no tienes que pagar licencia a ARM. Por varios motivos (por ejemplo, para no depender de China) el mundo está empezando a fabricar procesadores nuevos, y el estándard RISCV parece ser la alternativa a ARM.
La noticia es que, después de toda esta carambola, el inventor del RISC va a fabricar procesadores con arquitectura RISCV. No es tanta "noticia", porque RISCV viene de RISC-5, que es la 5º revisión de la arquitectura que descubrió MIPS. Los micros MIPS están en routers caseros, y la empresa pues no es que venda mucho, pero en la próxima década es muy posible que alguien meta una buena cantidad de millones para entrar en la nueva carrera.
#53:
#32 no tiene que ver con el sistema operativo (un linux y un smartphone tienen nucleo linux que es casi lo mismo). Las optimizaciones de RISC están más adentro
Más o menos en los 70/80 los micros se programaban en ensamblador, asi que los fabricantes comenzaron una carrera para ver qué micro tenía más cosas. Por ejemplo, un micro que te permita copiar una cadena de texto, o que te permita hacer bucles en menos instrucciones. El ganador de esa carrera fue Intel con la arquitectura x86, que tiene muchísimas instrucciones.
El problema es que el procesador, para ejecutar esa instrucción, tiene que hacer muchas cosas. Tiene que buscar datos en la memoria (lento), o tiene que dedicar una parte del procesador a ejecutar una cosa muy concreta. Con una consecuencia: hasta que no terminas de ejecutar una instrucción, no puedes hacer apenas nada porque el micro está parado. Es como si eres cocinero, y te especializas en comida asiatica. Necesitas tener toda la cocina ocupada con cazerolas, fogones, salsas, etc. Y hasta que no sale un plato, no puedes comenzar con el siguiente.
La forma de solucionar eso es metiendo más "cores". Así metes montón de procesadores, y cada core ejecuta un programa. Pero eso tiene como consecuencia que el micro consume más watts (con más ventiladores)
RISC viene de "juego de instrucciones reducido". La decisión es que los RISC tiene muy pocas instrucciones (y caben en 4bytes). Y solo hay 1 instrucción para leer y para escribir en memoria. De esta forma sabes que la siguiente instrucción están a 4bytes, la siguiente a 4bytes más atras, etc. Y como sabes cuando hay que leer de memoria (y bloquear todo) puedes ejecutar muchísimas instrucciones distintas al mismo tiempo.
Un RISC, en vez de cores, tiene "pipelines", que es como una receta muy sencilla que varios pasos (stages). De ahi viene el nombre MIPS: Microprocessor without Interlocked Pipelined Stages, que se traduce como "procesador con lineas de trabajo que no se interrumpen").
En vez de hacer comida asiatica super complicada, pues es como el mcdonalds, donde hay montón de cadenas de trabajo muy eficientes independientes que no se interrumpen unas a otras, y asi pueden sacar las patatas, los nuggets, las hamburguesas, etc. Y en todo momento, el mcdonales está trabajando a 100% full y nunca paran de sacar pedidos.
Más o menos en los 70/80 los micros se programaban en ensamblador, asi que los fabricantes comenzaron una carrera para ver qué micro tenía más cosas. Por ejemplo, un micro que te permita copiar una cadena de texto, o que te permita hacer bucles en menos instrucciones. El ganador de esa carrera fue Intel con la arquitectura x86, que tiene muchísimas instrucciones.
El problema es que el procesador, para ejecutar esa instrucción, tiene que hacer muchas cosas. Tiene que buscar datos en la memoria (lento), o tiene que dedicar una parte del procesador a ejecutar una cosa muy concreta. Con una consecuencia: hasta que no terminas de ejecutar una instrucción, no puedes hacer apenas nada porque el micro está parado. Es como si eres cocinero, y te especializas en comida asiatica. Necesitas tener toda la cocina ocupada con cazerolas, fogones, salsas, etc. Y hasta que no sale un plato, no puedes comenzar con el siguiente.
La forma de solucionar eso es metiendo más "cores". Así metes montón de procesadores, y cada core ejecuta un programa. Pero eso tiene como consecuencia que el micro consume más watts (con más ventiladores)
RISC viene de "juego de instrucciones reducido". La decisión es que los RISC tiene muy pocas instrucciones (y caben en 4bytes). Y solo hay 1 instrucción para leer y para escribir en memoria. De esta forma sabes que la siguiente instrucción están a 4bytes, la siguiente a 4bytes más atras, etc. Y como sabes cuando hay que leer de memoria (y bloquear todo) puedes ejecutar muchísimas instrucciones distintas al mismo tiempo.
Un RISC, en vez de cores, tiene "pipelines", que es como una receta muy sencilla que varios pasos (stages). De ahi viene el nombre MIPS: Microprocessor without Interlocked Pipelined Stages, que se traduce como "procesador con lineas de trabajo que no se interrumpen").
En vez de hacer comida asiatica super complicada, pues es como el mcdonalds, donde hay montón de cadenas de trabajo muy eficientes independientes que no se interrumpen unas a otras, y asi pueden sacar las patatas, los nuggets, las hamburguesas, etc. Y en todo momento, el mcdonales está trabajando a 100% full y nunca paran de sacar pedidos.
#13:
#11 Ais, estoy echando de menos las clases de aquella asignatura. Sobre todo con aquel profesor, que era buenísimo. Y eso que ni siquiera era profesor con plaza, era un chico que habían cogido como asociado para cubrir la plaza. Pero era la hostia. Vamos, muchísimo mejor docente que muchos profesores con su doctorado y su plaza fija que he tenido. Pero muchísimo mejor.
#10:
#8 #7 #3
https://archive.vn/S1s80
Un archive del artículo.
https://archive.vn/S1s80
Un archive del artículo.
Comentarios
Esto es muy buena noticia.
Espero...
...
...
...
¿Qué?
#0 curl: (7) Failed to connect to www.eejournal.com port 443: Connection timed out
lo he podido cargar en firefox.., pero a duras penas
#3 Si, va a "pedo burra". Será el efecto menéame
MIPS fue la primera arquitectura que alguien me explicó realmente bien.
Para un lenguaje ensamblador que conocía mínimamente
Ojalá sirva de impulso para RISC-V y sea usado dónde se empleaba MIPS.
¿Alguno puede explicar de qué va esto? Que la web no carga
17 meneos y una web que no carga... Portada. Cada vez entiendo menos a Meneame.
#1 Pues que quieres que te diga...
Menos variedad.
#8 #7 #3
https://archive.vn/S1s80
Un archive del artículo.
#5 ¡Genial! A mi nadie me explicó nada. Iba a preguntarte qué es eso de "without Interlocked Pipeline Stages", pero al final me ha dado por buscarlo yo mismo para parecer menos perro.
https://stackoverflow.com/questions/15878994/what-is-an-interlocked-pipeline-as-in-the-mips-acronym
#10 Si la dejas cargar un buen rato acaba sacando el texto.
#11 Ais, estoy echando de menos las clases de aquella asignatura. Sobre todo con aquel profesor, que era buenísimo. Y eso que ni siquiera era profesor con plaza, era un chico que habían cogido como asociado para cubrir la plaza. Pero era la hostia. Vamos, muchísimo mejor docente que muchos profesores con su doctorado y su plaza fija que he tenido. Pero muchísimo mejor.
#8 Eso te da la pauta del tráfico que tiene la web. L en, en declive constante.
#5 A mí la primera y la última en Estructuras de Computadores 1, en la Politécnica de Valencia allá por 1997.
A mi en "Fonaments de Computadors" nos explican PDP-11.
MIPS no lo conozco de nada
#8 Pues pasa que las webs se caen de un momento a otro y cuando ayer funcionaba perfectamente, esta noticia está en portada en Hacker News, apues ahora se ha caído.
¿Qué propones? ¿Qué meneame haga una comprobación periódica de todas las webs publicadas y las saque de portada en el caso de que algo falle y las despublique? ¿Merece la pena hacerlo cuando lo más probable es que en unas horas esté otra vez activa?
#1 pues la verdad , si y no. aunque los principales unidades de MIPS implementaba la tecnologías RISC,
pero esta acción elimina la ISA de los MIPS y implementaran las de RISC-V ,
elimina la retro-compatibilidad , para mejorar en rendimiento.
y pensar que era mi tercer lenguaje de ensamblador en aprender ..... 65c02 -> i8086 -> MIPS R3000
#7 Este es el anuncio de prensa: https://www.prnewswire.com/news-releases/wave-computing-and-mips-emerge-from-chapter-11-bankruptcy-301237051.html
Yo no es que sepa mucho, pero por lo que leo MIPS ha sido una arquitectura mítica de procesadores.
¿Qué arquitecturas quedan en pie hoy en día?
Intel, RISC-V... ¿?
#7 MIPS inventó una forma diferente de diseñar procesadores más sencilla. Al ser más sencilla, es más fácil de optimizar y es más eficiente. Un procesador con ese diseño se dice que es RISC, y MIPS es el primer procesador RISC.
Ahora mismo, los procesadores más potentes no son RISC (aunque por dentro tienen muchos conceptos RISC), pero porque el mercado masivo de PCs permite a Intel invertir más en fabricación y en hacer grandes tiradas. Pero Apple ha conseguido sacar un procesador RISC que está a la par de procesadores Intel para escritorio.
El procesador de Apple es ARM (con diseño RISC), que es una empresa que vende la licencia. Asi que ahora, en vez de depender de Intel, dependes de ARM. Todos los móviles llevan ARM, y por ahí ha venido el crecimiento de los RISC.
Hace unos años, una universidad sacó un estándard llamado RISCV que está tomando importancia, porque es libre, y no tienes que pagar licencia a ARM. Por varios motivos (por ejemplo, para no depender de China) el mundo está empezando a fabricar procesadores nuevos, y el estándard RISCV parece ser la alternativa a ARM.
La noticia es que, después de toda esta carambola, el inventor del RISC va a fabricar procesadores con arquitectura RISCV. No es tanta "noticia", porque RISCV viene de RISC-5, que es la 5º revisión de la arquitectura que descubrió MIPS. Los micros MIPS están en routers caseros, y la empresa pues no es que venda mucho, pero en la próxima década es muy posible que alguien meta una buena cantidad de millones para entrar en la nueva carrera.
#20 Muchas gracias. Explicas bastante mas que la web del meneo.
#19 aarch64
#5 para mi fue la tercera , antes de darlo en la universidad ya había tocado 65c02 y 8086,
para mi fue como si fuese un 65c02 monociclo creo de 4 stages y con montones de instrucciones extras que facilitaba muchas operaciones
el recuerdo del profesor preguntándome como había conseguido números aleatorios en la placa spartan si no tenia ese modulo, y mi contestación fue ""si eres capaz de pulsar el botón solo un ciclo del bucle te doy un premio , "" era muy simple, un rellenados de quinielas, que mientras estaba pulsado estaba sumando +1 en mod 10 a 33mhz en un bucle de 4 instrucciones , unas 8.250.000 sumas al segundo, cunado soltabas mostraba el mod 3 del resultado,
como normalmente cuando pulsamos cada pulsación el tiempo depende de nuestro cuerpo a reaccionar , y todas son diferentes , no es fácil trampear la maquina .
cuando lo estaba haciendo pensé en los casio F91 y los concursos en la EGB de parar el cronometro en 1.00, no era fácil .
#20 Me uno a las gracias por la explicación.
#18 Todo lo que seas empujar en hard/soft libre es bueno para todos.
#9 mips está muerto...
#4 si los 430 clics que tiene le han tirado la página, apañados van. Se ve al meneante medio superinteresado en el tema
No se, RISC, lo veo falso.
(Me vuelvo a mi cueva)
#10 genial que más gente use archiveis
#8 las webs se caen. Por definición. Así que es interesante aprender a usar cachés y archivadores web.
#16 Es el RISC clásico. PDP es CISC.
¿RISC-V? ¿Otro virus mutado?
#20 Curiosamente, tal vez se deba al sistema operativo, un Smartphone soporta 30 pestañas de navegador abiertas con 3 gigas de RAM. Y un portátil se come 8 gigas de RAM con una cantidad de pestañas similar.
#20 Leo y digo, qué comentario tan bien explicado y que sabe de lo que habla. Entonces miro tu nick y... anda! Derethor^Centolos ?
#32 ahí el que optimiza es el propio navegador, las pestañas de "suspenden" y en el escritorio no.
#34 Pues yo creo que en ambos casos las pestañas están cargadas en la RAM, y en ambos casos cuando accedes a ellas, estas se muestran al instante.
#27 mis dieses
El aliento de mi gato huele a comida de gato
#16 Joder, de qué año eres?
#35 No. Chrome suspende las pestañas en segundo plano, más
con --enable-low-end-device-mode.
#16 Si jugaste en una PS2, ya lo has usado
#18 Sobre 8086, estoy cogiendo el código del emulador de CollapseOS e implementando la interrupción 0x06 para que se vea algo en pantalla .
Es que el emulador como es pequeñito, me sirve para arrancar un FreeDOS ODIN (el ultimo que tira en 8086) pelado en un servidor Unix virtual y arrancar cosas en modo texto como Turbo Pascal 3.
https://collapseos.org/
El emulador de 8086 que tiene (pcat) está extremadamente pelado para arrancar un Forth desde diskette y ya, pero no cuesta nada implementar los extras.
#31 Es una ISA open source. https://riscv.org/
Hasta que salió RISC-V si una empresa quería sacar su propio procesador debía pagar royalities por la ISA comercial (por ejemplo, para Apple poder fabricar su M1, ha tenido que pagar una pasta a ARM). O bién inventar su ISA y enfrentarse al problemón de portar todo el sofware a la nueva arquitectura.
#32 Depende que navegador. Ahora mismo en FF tengo abiertas mas de 60 pestañas en 3 ventanas y está ocupando 3,3GB.
#19 ARM, y decenas de microcontroladores, Power PC...
#38 Mmm, el PDP-11 se daba en el 2004 o así. (Universitat de les Illes Balears). Lo haciamos en un emulador Basilisk que emulaba Mac que y en ese Mac se emulaba PDP-11
#45 Joder qué cutres (hola Benjamí), pudienso usar SIMH que lo
ejecutaba directamente.
https://es.wikipedia.org/wiki/Simh
De hecho a este bicho lo use a emular una Vax con BSD 4.3 y lo conecté a internet,
creo que hasta conseguí compilar Lynx dentro.
Tuve que hacer ajustes por el efecto 2000 pero tiraba mucho sw libre "actual",
como gcc 2.7, lynx, gopher...
#43 Tengo 53 pestañas abiertas activas en el ordenador, y tengo en total 5,1 GB ocupados.
#46 No sé que harán hoy en día. Yo me quedé en primero en la carrera. Vamos que esa asignatura nunca la aprobé
Se me daba fatal el ensamblador.
#16 Si te mola el ensamblador, y quieres saber de que va RISC-V puedes leerte este libro:
http://riscvbook.com/spanish/guia-practica-de-risc-v-1.0.5.pdf
#48 Hombre que ese ASM del PDP11 y el x86 son muy jodidos.
En cambio, ya que hablamos de MIPS, observad lo facil que es
lanzar un interprete de Binarios MIPS en Linux... escrito en Perl.
http://blog.schmorp.de/2015-06-08-emulating-linux-mips-in-perl-1.html
Edit
#33 el mismo eres demoscener?
#32 no tiene que ver con el sistema operativo (un linux y un smartphone tienen nucleo linux que es casi lo mismo). Las optimizaciones de RISC están más adentro
Más o menos en los 70/80 los micros se programaban en ensamblador, asi que los fabricantes comenzaron una carrera para ver qué micro tenía más cosas. Por ejemplo, un micro que te permita copiar una cadena de texto, o que te permita hacer bucles en menos instrucciones. El ganador de esa carrera fue Intel con la arquitectura x86, que tiene muchísimas instrucciones.
El problema es que el procesador, para ejecutar esa instrucción, tiene que hacer muchas cosas. Tiene que buscar datos en la memoria (lento), o tiene que dedicar una parte del procesador a ejecutar una cosa muy concreta. Con una consecuencia: hasta que no terminas de ejecutar una instrucción, no puedes hacer apenas nada porque el micro está parado. Es como si eres cocinero, y te especializas en comida asiatica. Necesitas tener toda la cocina ocupada con cazerolas, fogones, salsas, etc. Y hasta que no sale un plato, no puedes comenzar con el siguiente.
La forma de solucionar eso es metiendo más "cores". Así metes montón de procesadores, y cada core ejecuta un programa. Pero eso tiene como consecuencia que el micro consume más watts (con más ventiladores)
RISC viene de "juego de instrucciones reducido". La decisión es que los RISC tiene muy pocas instrucciones (y caben en 4bytes). Y solo hay 1 instrucción para leer y para escribir en memoria. De esta forma sabes que la siguiente instrucción están a 4bytes, la siguiente a 4bytes más atras, etc. Y como sabes cuando hay que leer de memoria (y bloquear todo) puedes ejecutar muchísimas instrucciones distintas al mismo tiempo.
Un RISC, en vez de cores, tiene "pipelines", que es como una receta muy sencilla que varios pasos (stages). De ahi viene el nombre MIPS: Microprocessor without Interlocked Pipelined Stages, que se traduce como "procesador con lineas de trabajo que no se interrumpen").
En vez de hacer comida asiatica super complicada, pues es como el mcdonalds, donde hay montón de cadenas de trabajo muy eficientes independientes que no se interrumpen unas a otras, y asi pueden sacar las patatas, los nuggets, las hamburguesas, etc. Y en todo momento, el mcdonales está trabajando a 100% full y nunca paran de sacar pedidos.
#52 No, pero seguía la demoscene cuando era muy muy jovencito y os admiraba mucho a los que lo erais Luego cuando crecí nunca socialicé con nadie interesado así que siempre la he seguido desde fuera (pero cerca!). También leía mucho codepixel, estuve en pixélame y luego en la lista de correo de codepixel.
Se echa de menos!
#20 El problema que le veo es que esta arquitectura, aunque es libre, los desarrollos que se hacen sobre ella pueden ser totalmente cerrados, drivers incluídos. ¿Qué cambia esto para los usuarios de sistemas libres respecto a ARM? Así en principio creo que nada, porque el panorama que tenemos con ARM de falta de estandarización y drivers totalmente cerrados y que está impidiendo que GNU/Linux despeguen en dispositivos móviles, no creo que cambie con un posible cambio de ARM a RISC-V. Si eres una empresa va bien no tener que aflojar pasta por una licencia, pero a menos que entren fabricantes "abiertos" (nótese comillas) como los que tenemos en X86, los usuarios no creo que ganemos nada con esto.
#9 Un impulso a Risc-V, le doy un +10
#41 que curioso, desconocia Collapse OS. Es bueno estar preparado para cualquier eventualidad, incluso el fin de la civilizacion.
#55 Seguro que tendremos mucha más fragmentación. El estándard riscv está pensado para meter cosas a medida, asi que tendremos micros riscv con extensiones para machine learning propietarias, etc. Esto vendrá sobre todo de shenzhen, que no parará de sacar micros lowcost todo incluido. En linux yo creo que casi seguro amazon sacará micros para aws optimizados y se comerá el mercado. Pero eso ocurrirá con riscv o sin riscv.